

アクセス対象 = Mem[EA], EA = Reg[opr]

命令を書き換える(再コンパイルする)ことなく、レジスタ内容をプログラムで操作することによって実行時に(動的に)実効アドレスを変えることができる。また、1回目の実効アドレスの読み出しが(メインメモリではなく)レジスタへのアクセスとなるので、間接アドレス指定の短所である長いアクセス時間を短縮できる。

次の(3)~(6)は**相対アドレス指定**である。

(3) **インデックス**: ベースアドレスとしてオペランド(opr B)を直接使用し、ディスプレイースメントをオペランド(opr D)によって指定したレジスタにある値とする(レジスタ間接)相対アドレス指定モードである(図2.22参照)。




図 2.22 インデックスアドレス指定

アクセス対象 = Mem[EA], EA = opr B + Reg[opr D]

静的(コンパイル時)に決める固定ベースアドレスと、動的(実行時)に計算・変更できる可変ディスプレイースメントによる相対アドレス指定を行う。均質(同一属性)データの集まり(データブロック)の各データ要素への順次アクセスに**インデックス**(index; 添字)を利用するので、ディスプレイースメントを格納するレジスタを**インデックスレジスタ**という。インデックスレジスタには命令実行ごとにインデックスを指定数(普通はデータ長のバイト数)だけ増減する自動インクリメント(increment)/デクリメント(decrement)機能を装備する。①汎用レジスタ(2.1.2項(b)の(1)参照)をインデックスレジスタとして流用する; ②汎用レジスタとは別に専用のインデックスレジスタを設ける; の2方式がある。図2.23に示すように、同一マシン命令をくり返し実行するたびに、等間隔に置いた均質データを順次オペランドとして指定できる。




図 5.21 割り込みの分類

のでソフトウェア割り込みともいう。さらに内部割り込みはマシン命令機能として明示してある(明示的)かそうでない(暗黙的)かで細分類できる。次に列挙する内部割り込み要因例のうち、①は暗黙的であり、②と③は明示的である。

① 命令実行例外：本来の命令機能以外の事象の発生による。命令実行サイクル(2.2.5項参照)の命令フェッチ、命令デコード、オペランドフェッチ、命令実行、結果格納の各ステージで発生する。次のような具体的要因がある。

- メモリアクセス例外：ページフォールト(7.2.4項(a)参照)やTLBミス(7.2.3項(c)参照)など。
- アクセス保護違反：プロセッサ状態がユーザモードでの特権命令の実行(“特権命令違反”という、5.2.3項(i)参照)など。
- 不正命令：不正あるいは未定義のOPコード指定など。
- 不正オペランド：メモリアドレス境界違反など。
- 演算例外：ゼロ除算(ゼロを除数とする除算)、オーバフロー(演算結果の格納装置からのあふれ)など。

② SVC(スーパーバイザコール(SuperVisor Call)、システムコール(system call))：OSを呼び出してユーザプログラム(プロセス)からOS(カーネル)に制御を移すマシン命令SVCの実行による。トラップ(trap)命令ともいう。

③ ブレークポイント(breakpoint)：ブレークポイント(プログラムの中断点)をOSに指示するブレークポイント命令の実行による。ブレークポイント

(e) イーサネットの規格

イーサネットは現代に最も普及している LAN 規格である。ベースバンド伝送方式(9.2.2項(a)の(11)参照)で、10 M~1 Gbps の伝送速度を実現している。

“狭義のイーサネット”は OSI 参照モデルの第1層(物理層)規格を指す。広義のイーサネットは第1層(物理層)と CSMA/CD によるアクセス制御などを規定する第2層(データリンク層)とを併せた規格を指す。普通“イーサネット”というところの“広義のイーサネット”を指す。

イーサネットは1980年に米国の Xerox, Digital Equipment (DEC), Intel の3社が共同で UNIX ワークステーションに標準装備する LAN 規格として策定している。その後、IEEE が IEEE 802.3 として規格化している。IEEE 802.3 では、物理層とその上位のデータリンク層および両層のインタフェースについて定めている。IEEE 802.3 規格にしたがってイーサネットを分類してみよう。イーサネットは伝送速度によって次の(1)~(4)に大別でき、それぞれはさらに伝送距離や伝送媒体などによって細分できる。この分類は物理層仕様の相違による分類である。表9.1にも一覧にまとめてある。

表9.1 イーサネットの規格

通称	イーサネット			ファストイーサネット	ギガビットイーサネット		テンギガビットイーサネット
	10BASE5	10BASE2	10BASE-T	100BASE	1000BASE-T	1000BASE-X	10GBASE-X
IEEE 規格	802.3	802.3 a	802.3 i	802.3 u	802.3 ab	802.3 z	802.3 ae
伝送速度 (bps)	10 M	10 M	10 M	100 M	1 G	1 G	10 G
伝送媒体	同軸ケーブル	同軸ケーブル	UTP	-T2/4: UTP -TX: UTP, STP -FX: 光ファイバ	UTP	-LX/SX: 光ファイバ -CX: STP ^{†1}	光ファイバ
ネットワークトポロジ	バス	バス	スター	スター	スター	スター	スター
伝送距離 (m)	500	185	100	-T2/4/X: 100 -FX: 412 ^{†2}	100	-LX/SX: 550 ^{†3} -CX: 25	最大 40 K
全2重通信	なし	なし	あり	-TX } あり -FX }	あり	あり	あり

(†2 全2重通信路: 2K)

(†1 平衡型銅線)

(†3 -LX の SMF: 5K)

- (1) 仮数部を p だけ左(右)にシフトする。
- (2) 指数部の値を p だけ減じる(加える)。

仮数部が純小数(整数)でない一般の浮動小数点数も同様に、シフト操作によって正規化することができる。

(c) 指数の数表現

コンピュータ内部での浮動小数点数表現 2 進数の指数(部)は固定小数点数と同じように、① 符号-絶対値表現；② 1 の補数表現；③ 2 の補数表現；のいずれかで表す。

ここで、図 3.10 に例を示すように、浮動小数点数表現の指数部に**バイアス**(bias, げた履き)値という整数定数を加えて、指数部には正整数だけを指定するようにしてしまう。これを**バイアス表現**あるいは**げた履き表現**という。バイアス値としてはそのコンピュータ内部で表現可能な最小指数(負数)の絶対値を選ぶ。これによって、指数(部)はゼロ以上の正整数で表現でき、符号ビットや補数表現は不要となる。コンピュータから演算結果を取り出すときなどの必要時に指数部からバイアス値を減じて実際値に戻せばよい。




図 3.10 バイアス表現の例

指数(部)をバイアス表現(バイアス値は B)する場合、仮数 m 、指数 e で 2 進数浮動小数点数表現した実数 R の 10 進数値は、

$$R = m \times 2^{e-B} \quad (3.27)$$

である。たとえば、指数部が 8 ビットで、それで表す最小指数が -127 ならば、式(3.27)において $B=127$ で、

$$R = m \times 2^{e-127} \quad (3.28)$$

となる。

(d) 浮動小数点数の範囲と精度

式(3.25)で表す正規化した浮動小数点数表現 r 進数の仮数 m

の範囲は、 m を符号ビットなしの正の純小数(正規化による)で表現する場合

$$r^{-1} \leq m < 1 \quad (3.29)$$

である。特に、式(3.26)と図3.7で表す正規化した浮動小数点数表現 2 進数の場合には、

$$0.5 \leq m < 1 \quad (3.30)$$

である。 r 進数, 2 進数いずれの場合も, 仮数 m の範囲は仮数部の長さ p にかかわらず一定である。

浮動小数点数表現の仮数は“有効数字(有効桁, 有効ビット)”を表している。2 進数の場合, p ビットの仮数部では, 2^p (概数, 厳密には仮数の数表現で異なる) 個の仮数が表現できる。仮数の範囲は式 (3.29) や (3.30) で示したように一定であるから, 仮数部の長さは一定の範囲にある仮数の個数, すなわち, それで表す浮動小数点数そのものの精度を決める。(b) で述べた“正規化”とは, “仮数部の有効数字(のビット数)すなわち精度を最も高く(最大に)する”ことでもある。

一方, 浮動小数点数表現した実数 R そのものの範囲はその指数 e で決まる。指数部の長さを q ビット(図3.7参照)とし, e を符号ビットなしの正整数で表現する場合, e の範囲は $0 \leq e < 2^q - 1$ となる。このとき, 実数 R の範囲は, 式 (3.30) によって,

$$0.5 \leq R < 2^{2^q - 1} \quad (3.31)$$

となる。

仮数部の長さ p が 24 ビット, 指数部の長さ q が 8 ビットの浮動小数点数表現で表す実数 R の範囲は,

$$0.5 \leq R < 2^{255} \quad (3.32)$$

である。符号ビットなしで 32 ビット (1 ワード) すべてを整数部とする固定小数点数で表現する正整数 N の範囲

$$0 \leq N < 2^{32} \quad (3.33)$$

と比べると格段に広い(大きい)。

浮動小数点数表現の精度は仮数部の長さによって決まる。単精度とは仮数部と指数部とを合わせて 1 ワード (普通は 32 ビット) の浮動小数点数表現をいう。2 ワード以上の場合には多倍精度 (2 ワードの場合には単に倍精度) という。

浮動小数点数表現においては, 指数部の長さによって決まる範囲と仮数部の長さによって決まる精度との間にトレードオフ関係がある。すなわち, 指数部を長く (短く, 以下カッコ内に対応) すれば範囲が広く (狭く) なるが, 一方で, 仮数部が短く (長く) なって精度が低く (高く) なる。




図 5.26 入出力割り込み

うマシン命令を実行すれば、そのタイミングで同期はとれる。これとは逆に、プロセッサからの入出力動作指令によって（プロセッサとは非同期に）動作している入出力装置がプロセッサに自分の状態を知らせるための手段が**入出力割り込み**である。

図 5.26 に示すように、入出力割り込みは入出力動作の完了や異常などの入出力装置の状態をプロセッサ側に通和するためにある。これによってプロセッサやメインメモリと入出力装置とが独立に並行して動作可能となる。

入出力装置を制御する（入出力動作を行う）プロセスを“入出力プロセス”という。プロセッサで実行する入出力プロセスを管理・制御する OS と入出力装置の動作（入出力動作）との関係を時間経過にしたがって説明すると次のようになる。

まず、プロセッサが入出力命令を実行すると、OS は、① 入出力命令を実行した入出力プロセス（*）を実行中状態から実行待ち状態にする；② プロセススイッチによって別のプロセスを実行中にする（切り替える）；を行う。一方、入出力装置は、③ プロセッサからの入出力指令によって入出力動作を開始する；④ 入出力動作を完了するとプロセッサに対して入出力割り込みを起こしてそれを通知する；を行う。**プロセッサ(OS)は**、⑤ 入出力割り込みを受け付けて、その割り込み処理を始める；⑥ 入出力割り込み（という事象）を待っていた入出力プロセス（*）を実行待ち状態から実行可能状態にする（ウェイクアップする）；を行う。③ と ④ の間の入出力動作中には、プロセッサは入出力装置とは非同期に（独立して）別のプロセスを実行できる。

入出力割り込みは“入出力装置が非同期に並行動作するプロセッサに同期をとってもらう”機能の実現である。入出力割り込みを用いた入出力制御機能の詳細については 8.2 節で述べる。

$$\bar{N} = \bar{\bar{N}} + 1 \quad (3.20)$$

となる。ただし、式(3.20)では、 \bar{N} と $\bar{\bar{N}}$ は10進数値で表し、それぞれの符号ビット(MSB)もそれぞれの数値部と連結・一体化して考える。式(3.20)より、2進数表現したある整数 N の2の補数 \bar{N} (2進数表現)は“ N の1の補数 $\bar{\bar{N}}$ に+1(1を加算)する”操作で得ることができる。

2進数表現した整数 N の2の補数 \bar{N} (2進数表現)を求める手順(前述の(1)~(4))を式(3.20)にしたがって書き直すと、次のようになる。

- (1) N の各ビットを反転($0 \Leftrightarrow 1$)して、まず、1の補数 $\bar{\bar{N}}$ を得る。
- (2) $\bar{\bar{N}} + 1$ ($\bar{\bar{N}}$ に1を加算する)によって2の補数 \bar{N} を得る。

2の補数(表現)には、1の補数(表現)と比較して、①加減算を行うときに補正は不要である(6.1.1項(f)で詳述);という長所と、②いったん1の補数を得て、それに+1の加算操作を行って2の補数を得るので、2の補数化機構では加算器が必要となる(6.1.2項(f)参照);という短所がある。現代のコンピュータでは、②の短所よりも①の長所を重視して、“固定小数点数による負数の数表現は2の補数(表現)で行う”のが普通である。

(e) 固定小数点数の範囲と精度

n ビットの整数部(符号ビットを含む)と m ビットの小数部をもつ固定小数点数表現(2進数表現)では、補数表現を使うと、次の式(3.21)と(3.22)の範囲にある(すべてではなく有限個の)実数 R を表現できる。

- (1) 1の補数表現による実数 R の範囲は

$$2^{-m} \cdot 2^{n-1} \leq R \leq 2^{n-1} - 2^{-m} \quad (3.21)$$

となる。式(3.21)の範囲に、1の補数による固定小数点数表現で表せる2進実数 R は $(2^{n+m}-1)$ 個ある。なお、1の補数表現では“+0”と“-0”の表現が異なるが、数学的な違いはない。

- (2) 2の補数表現による実数 R の範囲は

$$-2^{n-1} \leq R \leq 2^{n-1} - 2^{-m} \quad (3.22)$$

となる。式(3.22)の範囲に、2の補数による固定小数点数表現で表せる2進実数 R は 2^{n+m} 個ある。

- (1)(2)いずれの固定小数点数表現の場合でも、“精度は 2^{-m} で一定”である。

また、 n ビットの2進整数の固定小数点数表現(整数表現)では、補数表現を使うと、次の式(3.23)と(3.24)の範囲にある(すべてのかつ有限個の)整数 N を表現できる。

- (1) 1の補数表現による整数 N の範囲は




図 4.20 n ビットジョンソンカウンタの構成と動作タイミング ($n=4$ の場合)

4.2.4 順序回路による基本ハードウェア機構の構成例

実際にコンピュータのハードウェア機構を構成する基本順序回路を紹介してみよう。

(a) タイミング生成回路

コンピュータ(のハードウェア)の動作を制御(同期)するマスタ(原)クロックパルスから位相のずれたタイミングパルスを生成する回路を**タイミング生成回路**という。**タイミングパルス**はクロック周波数を分周した周波数をもつが、そのパルス幅はマスタクロックと同じである。

基本的なタイミングパルスは、前の 4.2.3 項 (d) で述べたジョンソンカウンタなどを利用して次のような手順で作ることができる(図 4.21 参照)。

(1) 周波数 f 、デューティ比(“1”を示すパルスの時間と“0”を示すそれとの比)1:1のマスタクロックパルスを $2n$ 分周し、周波数 $\frac{f}{2n}$ 、デューティ比 1:1 のパルスを作る。

(2) このデューティ比を 1:($4n-1$)にし、マスタクロックのパルス幅と




図 4.21 タイミングパルスの生成手順 ($n=2$)

同じにする。

マスタクロックから作るタイミングパルスはコンピュータの制御機構 (特に同期式制御機構, 5.1.3 項 (c) 参照) のタイミング合わせ (同期動作) に使う。

周波数が f のマスタクロックの周期 (cycle; 1 クロックサイクル) は $\frac{1}{f}$ 秒であり, これを **マシンサイクル** (machine cycle) という。マシンサイクルはコンピュータの動作を同期させるために使う最小単位時間 (間隔) である。

(b) パルスエッジ検出回路

クロックに同期していないパルスのエッジ (edge; 立ち上がりと立ち下がり) を検出する回路を **パルスエッジ検出回路** という。非同期信号の同期化などのコンピュータの基本ハードウェア機構 (特に制御機構) の構成には不可欠である。

パルスエッジ検出回路は, 図 4.22 に示すように, 2 個の D フリップフロップを使用して構成できる。

(c) アービタ

“あるハードウェア機構や装置へ複数のアクセスが同時に生じる” ことを “アクセス競合” という。たとえば, メインメモリへプロセッサと入出力装置とが同時にアクセスする場合や, プロセッサ内の ALU とレジスタがバスを同時に使用する場合など, ハードウェア利用の多重化を図っている現代のコンピュータではアクセス競合が発生する回数は非常に多い。このアクセス競合をある戦略で調停し解決する制御機構を **アービタ** (arbiter, 調停機構) という。アービタは順序回路の一種であり, 非同期に生じる信号を順序付けする。