「論理回路とその設計」 演習問題【６】
[A] 4ビットの入力 A,B,C,Dと4ビットの出力W,X,Y,Zを持つ「符号(コード)変換回路」を4入力4出力の組み合わせ回路として設計してみよう．この符号変換回路では，入力ABCDの4ビット符号をこの順(Aが最上位ビット，Dが最下位ビット)での4ビット2進数とみなし，それに2進数"0011"(10進数では"3")を加えて(加算して)作った4ビット符号WXYZに変換して出力する．この出力符号を「3増し(Excess-3)符号」という． 例えば，ABCD="0000"ならばWXYZ="0011"に，"0011"ならば"0110"に，"0111"ならば"1010"に，それぞれ変換・出力する．ただし，入力ABCDが"1010"(10進数では"10")，"1011"(同"11")，"1100"(同"12")，"1101"(同"13")，"1110"(同"14")，"1111"(同"15")の6通りのそれぞれでは，いずれも出力WXYZは4ビットともすべてドントケア"−−−−"とする．
次の問すべてに答えなさい．
(1) 下記の真理値表のW,X,Y,Z列の空白部分を埋めて完成しなさい．
(2) (1)のW,X,Y,Z列を下記の対応するカルノー図に写し，それぞれ2段論理最小化して，W,X,Y,Zそれぞれの最小(最簡)積和形論理式を求めなさい．
(3) (2)の4式(W,X,Y,Z)のうち，ファクタリング(多段論理最小化)できるものがあれば，ファクタリングした後の論理式を示しなさい．
(4) (3)の多段論理最小化によって，(2)(ファクタリング前)と(3)(ファクタリング後)の各論理式に対応する論理回路の空間サイズと時間サイズがどう変化したかを数量とその単位を明記して示しなさい．なお，論理回路の空間サイズは「2入力ANDゲートと2入力ORゲート」によって，時間サイズは「多入力ANDゲートと多入力ORゲート」によって，それぞれ計るものとする．また，(3)で複数の式をファクタリングした場合には，そのうち1つを任意に選んで解答しなさい．
(5) (4)で選んだ多段論理最小化した(ファクタリング後の)論理式をAND/OR回路(AND-OR回路とは限らない)にテクノロジマッピングし，その論理回路図を示しなさい． 必要ならば，多入力ANDゲートや多入力ORゲートを用いなさい．
(6) (5)のAND/OR回路をNAND回路に変換し，その論理回路図を示しなさい．必要ならば，多入力NANDゲートを用いなさい．
[B] 「2ビットのアップダウン2進カウンタ」を2個のフリップフロップ(FF2, FF1とし，その状態をそれぞれQ2, Q1とする)を用いる同期式順序回路として設計してみよう．アップダウンカウンタとは，カウント方向の切り替え用に1入力Sを持ち，［S=0のときは，Q2Q1=00→01→10→11→00→…(以下繰り返しのため省略)］というカウントアップを，［S=1のときは，Q2Q1=11→10→01→00→11→…(以下繰り返しのため省略)］というカウントダウンを，それぞれ行う．同期式順序回路であるので，入力と状態遷移はクロックによって同期することを前提とするが，解答(論理式や論理回路図など)では，クロックは無視/省略しなさい．
次の問すべてに答えなさい．
(1) このカウンタの状態遷移図は上記の［ ］である．これをもとに，下記の拡大状態遷移表のQ2+とQ1+の各列を埋めなさい．
(2) このカウンタをJKフリップフロップ(JK-FF)によって構成する．(1)で作った拡大状態遷移表の右側に連結してあるJ2,K2,J1,K1列を埋めて拡大入力要求表を完成しなさい．JK-FFの入力要求表は右記を参照しなさい．
(3) (2)を下記の対応するカルノー図に写し，J2,K2,J1,K1の各最小(最簡)積和形論理式を求めなさい．
(4) (3)によって，このカウンタの2個のJK-FFを除く空間サイズ(2入力ANDゲートと2入力ORゲートの総数)を示しなさい．論理回路図は書かなくても良いが，共有できる論理ゲートがあるかもしれないことに注意しなさい．
(5) 今度は，このカウンタをDフリップフロップ(D-FF)によって構成する．右記のD-FFの入力要求表に従うと，下記の拡大入力要求表のD2,D1列はそれぞれそのQ2+,Q1+列と同じである．これを下記の対応するカルノー図に写し，D2,D1の各最小(最簡)積和形論理式を求めなさい．
(6) (5)によって，このカウンタの2個のD-FFを除く空間サイズ(2入力ANDゲートと2入力ORゲートの総数)を示しなさい．論理回路図は書かなくても良いが，共有できる論理ゲートがあるかもしれないことに注意しなさい．
(7) 次のa)〜d)の手順で，JK-FFをD-FFと基本論理(NOT, AND, OR)ゲートで構成しなさい．a) 右上のD-FFとJK-FFの入力要求表をもとに，カルノー図でDを表現しなさい；b) a)のカルノー図を用いて，リテラルJ, K, Qで表したDの最小積和形論理式を求めなさい；c) b)をAND/OR回路にテクノロジマッピングし，その回路図を書きなさい(ただし，D-FFはAND/OR回路に分解せずに，そのシンボルをそのまま使いなさい)；d) b)c)によると，1個のJK-FFは1個のD-FF以外に何個の基本論理ゲート(NOTゲートを除いた2入力ANDゲートと2入力ORゲートの総数)で構成できるか答えなさい．
(8) (4)と(6)と(7)の解答をもとに，JK-FFで構成したカウンタとD-FFで構成したカウンタとの，それぞれ2個のFFを含めた空間サイズ(NOTゲートを除いた2入力ANDゲートと2入力ORゲートの総数)について，相対的に比較して述べなさい．